据日经新闻3月3日报道，英特尔、台积电和三星将携手为先进芯片封装技术建立行业标准，这是制造更强大电子设备竞争中的下一个关键战场。

全球最大的三家芯片制造商以及其他几家领先的科技公司周四宣布，将组成一个联盟，就下一代芯片封装和堆叠技术进行合作。这是半导体制造中芯片被安装到印刷电路板上，并组装成电子设备之前的最后一步。

世界领先的芯片企业之间的罕见合作，强调了该行业目前对这些技术的重视程度。全球顶级芯片开发商和科技巨头，从超微半导体（AMD）、高通公司和Arm，再到谷歌云、Meta和微软，也将加入该联盟，另外全球最大的芯片封装和测试服务提供商日月光也将加入。

该联盟表示，欢迎更多公司加入其中。

以前，芯片封装被认为没有芯片制造本身那么重要，技术要求也不高。但是这个领域已经成为世界顶级芯片制造商，即三星、英特尔和台积电的主要战场，这些公司寻求生产更强大的芯片。

到目前为止，半导体的发展主要集中在如何将更多的晶体管压缩到芯片上，一般来说，更多的晶体管意味着更强的计算能力。但是，随着晶体管之间的空间缩小到只有几纳米，这种方法变得更具有挑战性，导致一些人预测摩尔定律的终结，即芯片上的晶体管数量每两年翻一番的假设。

因此，如何以最有效的方式将不同功能和特性的微小芯片包装和堆叠在一起，已成为大多数芯片制造商热衷于开发的关键领域。

新的联盟旨在建立一个单一的芯片封装标准，被称为通用小芯片互连（UCIe），以创建一个新的生态系统，并推动封装和堆叠领域的合作。以更好的方式将不同类型的芯片，或所谓的小芯片，组合在一个封装中，可以创造出更强大的芯片系统。

加入联盟的谷歌和AMD，是首批采用台积电最先进的3D芯片堆叠技术的公司。

没有加入该联盟的苹果公司，早在2016年就率先使用了台积电自主研发的首批芯片封装技术，并在其最新iPhone处理器中继续使用此类技术。

中国科技巨头华为尚未加入该联盟。日经亚洲早些时候报道说，华为也在大力推动内部开发尖端的芯片堆叠和封装技术，以减少美国政府对其打压的影响。

UCIe将提供一个完整的“裸片到裸片（die-to-die）”的互连标准，使终端用户能够轻松地混合和匹配芯片组件。这意味着他们将能够使用来自不同供应商的部件构建定制的单片系统（SoC）。裸片是指没有经过封装的芯片。